¥33.20 39.84

内容提要

吕高焕编著的《可编程序逻辑器件原理与设计( 计算机系列教材)》由浅入深、循序渐进地介绍可编 程逻辑器件的基本原理、内部结构和设计方法，系统 地介绍了用于CPLD／FPGA开发的VHDL语言。对于可编 程器件的基本原理，首先从基本逻辑门出发，讲述控 制逻辑函数表达式的设计与分解，然后详细介绍 SPLD(包括PLA和PAL)、CPLD和FPGA的组成原理及其 区别。对于VHDL语言，则先从VHDL基本元素、基本语 法、描述模型开始，依次讲解并行语句、顺序语句、 元件、库和包、有限状态机等，并配有丰富的实例， 有助于学习者对概念的理解和用法的掌握。 本书适合于学习芯片设计的理工科学生和VHDL初 学者，可作为高等学校电子类专业的选修教材或有志 于研发数字集成电路芯片的工程技术人员的参考书。

目录

第1章 绪论
1.1 可编程逻辑器件与数字电路设计
1.2 可编程逻辑器件的发展
1.3 可编程逻辑器件设计
1.3.1 电子设计自动化
1.3.2 电子设计自动化的发展
1.3.3 EDA工具的主要特征
1.3.4 有代表性的EDA软件
1.3.5 设计方法
1.3.6 设计流程
思考题
第2章 数字逻辑
2.1 基本逻辑门及其运算
2.2 基本扩展逻辑门
2.3 逻辑门的扩展
2.4 基本逻辑门的实现
2.4.1 MOS管
2.4.2 非门的CMOS实现
2.4.3 基本与非门的实现
2.4.4 基本或非门的实现
2.4.5 逻辑函数表达式的CMOS实现
思考题
第3章 可编程逻辑器件原理
3.1 简单可编程逻辑器件
3.l.l 可编程逻辑阵列
3.1.2 可编程阵列逻辑
3.2 复杂可编程逻辑器件
3.2.1 Altera MAX系列CPLD
3.2.2 AMD MACH系列CPLD
3.2.3 Lattice pLSI和ispLSI系列CPLD
3.2.4 Xilinx XC 7000系列CPLD
3.2.5 Altera FlashLogic
3.3 现场可编程逻辑门阵列
3.3.1 逻辑块
3.3.2 可编程开关
3.3.3 典型FPGA内部结构
3.4 CPLD和FPGA比较
思考题
第4章 图形和文本输入
4.1 Altera Quartus Ⅱ 9.0工作环境
4.1.1 基于工程的管理环境
4.1.2 工程设计工具
4.2 图形输入法
4.2.1 4-1选择器
4.2.2 建立工程
4.2.3 电路设计
4.2.4 利用4—1选择器设计8一l选择器
4.3 文本输入法
4.4 配置文件下载
思考题
第5章 VHDL基础
5.1 对象
5.1.1 对象命名规则
5.1.2 对象声明规则
5.1.3 常量
5.l.4 信号
5.1.5 变量
5.l.6 别名
5.2 标准数据类型
5.2.1 bit
5.2.2 bit—vector
5.2.3 boolean
5.2.4 boolean—vector
5.2.5 integer
5.2.6 natural
5.2.7 positive
5.2.8 integer—vector
5.2.9 character
5.2.10 string
5.3 标准逻辑数据类型
5.4 数值表达方法
5.5 数据类型转换
5.6 自定义数据类型
5.6.1 自定义整数类型
5.6.2枚举类型
5.6.3 子数据类型 s5
5.6.4 数组类型
5.7 预定义属性
5.7.1 标量数据类型的预定义属性
5.7.2 数组类型的预定义属性
5.7.3 信号的预定义属性
5.8 VHDL中的运算
5.8.1 赋值运算符
5.8.2 逻辑运算符
5.8.3 算术运算符
5.8.4 关系运算符
5.8.5 移位运算
5.8.6 合并运算符
5.8.7 运算符的优先级
思考题
第6章 VHDL语言的程序结构
6.1 VHDL设计模型
6.1.1 数据流模型
6.1.2 行为模型
6.1.3 结构化模型
6.2 VHDL程序结构
6.2.1 实体
6.2.2 架构
6.2.3 库和包
6.2.4 配置
6.3 简单的例子
思考题
第7章 并行语句
7.1 简单信号赋值语句
7.2 条件信号赋值语句
7.3 选择信号赋值语句
7.4 产生语句
7.5 块语句
7.6 多驱动源赋值问题
思考题
第8章 顺序语句
8.1 锁存器和触发器
8.2 进程
8.3 IF语句
8.3.1 IF…THEN…END IF
8.3.2 IF…THEN…ELSE…END IF
8.3.3 IF…THEN…ELSIF…THEN…
END IF
8.3.4 IF…THEN…ELSIF…THEN…
ELSE…END IF ]30
8.3.5 嵌套式IF语句
8.4 CASE语句
8.5 wAIT语句
8.6 LOOP语句
8.6.1 无条件循环
8.6.2 F.R…LOOP循环
8.6.3 WHILE…LOOP循环
8.6.4 L00P…EXIT循环
8.6.5 LOOP…NEXT循环
8.7 寄存器的引入问题
8.8 信号和变量的再讨论
思考题
第9章 元件
9.l 元件的声明
9.2 元件例化
9.3 元件声明和例化方法
思考题
0章 库、包与子函数
10.1 库
10.2 包
lO.3 子程序
10.3.1 函数
10.3.2 过程
10.4 过程、函数和进程讨论
10.4.1 子程序与进程
10.4.2 函数与过程
思考题
1章 有限状态机
11.1 FSM的系统图和状态图
11.2 FSM的编程框架
11.3 Moore型FSM设计
11.3.1 系统图设计
11.3.2 状态机描述
11.3.3 编程实现
11.4 Mealy型FSM设计
11.5 综合设计
11.6 FSM中的问题
思考题
附录A VHDL中的保留字
附录B 缩略语
参考文献